Lab5
ขั้นตอนที่ 1
เปิดโปรแกรม Xjlinx ISE webpack 14.7 ขึ้นมาแล้ว New project เหมือนที่เคยทำใน Lab แรก
ขั้นตอนที่ 2
New Source > Verilog Module ตั้งชื่อว่า MainTest7Seg
ขั้นตอนที่ 3
ทำการแก้ไข Code ตามด้านล่าง
ขั้นตอนที่ 4
ทำการกำหนด I/O port ของ Mojo
New source > Implementation Constraints File : ตั้งชื่อ Pinout
แล้วกำหนด Pin ตามด้านล่าง
ขั้นตอนที่ 5
ตั้งค่า Generate Programming File อย่างที่ทำใน Lab 01 เสร็จแล้ว Implement Top Module
ขั้นตอนที่สุดท้าย
Upload Program to MOJO V3 และสังเกตผล
ไม่มีความคิดเห็น:
แสดงความคิดเห็น